Short channel effect와 그 방지방법에 대해 알아보자

"Short Channel Effect"

 

 

 

 

 

Short Channel Effect란 트랜지스터의 누설전류가 증가함에 따라 항복전압이 감소하고 포화 전류 특성을 보이지 않고 드레인 전압에 따라서 전류가 계속 증가하는 현상을 말한다.

 

MOSFET 등에서 게이트의 길이(소스, 드레인 간의 거리)가 짧은 경우를 말한다. 드레인 전압을 일정하게 하고 채널 길이를 짧게 하면 드레인과 소스로부터의 공핍층이 게이트 밑의 기판 영역으로 나오게 되는데 채널 부분의 전위 장벽이 저하되면 드레인 전압의 약간의 증가에 의해 드레인 전류가 급증, 이것이 진행되면 공핍층의 접촉에 의한 펀치스루가 생기게 된다.

 

 

 

기존 반도체 구조인 ‘표준형 2차원 평면소자’는 그 크기가 작아질 경우 동작하지 않을 때도 전류가 누설되는 현상이 나타난다. 반면 3차원 소자(핀펫)은 폭이 좁은 채널을 2개 이상의 게이트가 부분 또는 전면을 감싸고 있어 누설되는 전류를 효과적으로 줄일 수 있다.

 

 

해결방법

 

 1) 드레인 구조 - 드레인의 채널측에 n-층을 두고 공핍층의 전계를 저하시켜, 열전자의 발생을 억제하여 ID의 급증을 방지하도록 한다. 이와 같이 n-를 만들어 넣은 구조를 가볍게 도핑한 드레인 구조(LDD)라 한다.

 

 2) 드레인 접합 깊이를 얕게 - 단채널 특성은 소스와 드레인간의 거리가 가까워짐으로써 나타나는 현상이며, 이를 개선하는 방법 중의 하나가 소스 및 드레인의 접합 깊이를 얕게 한다. 그러나 접합의 깊이가 줄어듦에 따라 소스 및 드레인의 면저항이 급격하게 증가하는 문제점이 있다. 또 다른 방안으로는 소스 및 드레인 영역에서의 si epitaxial growth 기술을 적용하는 방법이 제시되고 있다.

 

 3) 실리콘 채널의 전면 감싸기 - 실리콘 채널의 사방에 게이트가 만들어진 ‘전면 게이트 핀펫’인데 3nm의 얇은 실리콘 채널의 전면을 3nm급의 게이트가 감싸고 있어 전류 누설을 거의 완전히 막을 수 있다. 3nm의 소자는 단 9개 정도의 실리콘 원자가 안에 들어 있을 정도로 아주 작다.