맘여린나

"DRAM의 Refresh와 해결방안" DRAM은 저장된 데이터를 보존하기 위해 Refresh 작업이 필요하다. 때문에 많은 전력을 소모하기 때문에 전하 보유능력의 향상을 위해 3차원 구조의 캐패시터 적층방식에 대한 연구가 활발하다. 단순히 적층구조의 높이를 높이면 구조물의 불안정성이 증가한다. 이를 해결하기 위해 제안된 방안 중 하나로 질화물을 그물눈 구조로 높이 쌓아올려 기계적 불안정성을 개선하는 MESH 구조가 있다. 적층구조 개발과 더불어 물질에 대한 연구도 함께 이루어지고 있는데 Ta205를 고유전물질로 사용하고 Ru를 전극으로 활용하는 MIM구조는 30~40nm의 기술노드에 적합할 것으로 예상하고 있다. DRAM의 한계와 극복 NAND Flash는 10nm 이하 공정 노드까지 앞서가고 있지만 ..

"DRAM이란 무엇인가" DRAM이란 Dynamic Random Access Memory로서 휘발성 메모리 소자로 많이 들어봤을 것이다. 이번엔 DRAM의 동작원리와 정의에 대해 알아보도록 하자. DRAM의 구성 DRAM은 Transistor(이하 TR)1개와 Capacitor(이하 C)1개로 구성된다. 이는 하나의 TR만으로 비트 요소를 구축하는 것이 불가능하기 때문이다. 대신 DRAM의 메모리 셀은 MOS TR를 통해 접근하는 작은 C에 정보를 저장하도록 구성되어 있다. DRAM의 동작원리 DRAM 한 비트에 대한 셀을 보면, WL(워드 선택선)에 HIGH 전압을 인가하면 접근할 수 있다. 1을 저장하려면 BL(비트선)에 HIGH 전압을 인가하여 ‘on' TR을 통해 C를 충전한다. 0을 저장하려면 ..

"페르미 준위" 고체 내의 전자 상태를 나타내기 위해 전자의 존재 확률이 1/2로 되는 에너지 준위를 나타내는 것이다. 진성 반도체의 페르미 준위는 에너지 갭의 중앙에 있고, 상온에의 n형 반도체의 페르미 준위는 도너 준위 위에, p형 반도체에서는 억셉터 준위 밑에 있다. 그래프를 이해해보도록 하자. 1) 페르미 준위에서의 에너지상태는 전자에 의해 점유될 1/2의 확률을 말한다. 2) 그러나 EF가 위치하는 밴드갭은 상태밀도가 0이므로 실제로 전자가 발견되지는 않는다. 3) 페르미 함수는 모든 온도에서 EF에 대칭적이다. 4) 페르미 함수 분포곡선의 형태는 온도에 따라 형태가 바뀐다. 5) 페르미 함수의 분포곡선의 형태는 도핑농도와 무관한다. 6) 진성반도체의 경우 EF는 밴드갭 거의 중간에 위치한다. ..

"반도체 공정" 반도체 공정은 1개의 웨이퍼에 얼마나 많은 수의 칩을 찍을 수 있는지, 또 같은 수의 칩이 찍힌 웨이퍼에서 얼마나 불량률을 줄이고 많은 칩을 만들어낼 수 있는가에 따라 D램 1개를 만드는 데 드는 비용이 다르다. 1개의 웨이퍼에 더 많은 칩을 찍기 위해서는 회로의 선폭을 축소해 칩의 크기를 최대한 줄여야 한다. 이렇듯 작은 면적에 많은 선을 그려 넣어야 하기 때문에 반도체 제작에서는 선폭이 매우 중요하다. 선폭을 좁히기 위해서는 우수한 설계기술과 정밀 가공기술이 필요하다. 기술수준이 같다면 생산 과정에서 불량률을 줄이는 것이 중요하다. D램은 머리카락 한 올의 수천분의 1정도인 0.1마이크로미터 미만으로 미세하게 처리하는 공정을 수십 번 반복해 생산된다. 기술 트렌드는 미세공정에 초점을 ..